1. [GSAT] 추리 실전모의고사 2회 (2)
- 도형추리 문제
*색 반전이 아닌 것 같은 경우 → 두 개(첫번째, 두번째)를 재료로 결과(세번째) 만드는 것
1 = 색칠, 0 = 색칠 X 라고 할 때, 1 1 / 1 0 / 0 1 / 0 0 의 경우의 수 찾아 적용하자
*헷갈릴 때는 회전 되기 전(방향 통일)을 그려보고 마지막에 회전시키기
- 단어 유추 문제
*골자(骨子 뼈 골, 아들 자)= 말이나 일의 내용에서 줄기를 이루는 것. 일이나 말의 골갱이. 요긴한 부분.
*의거(依據 의지할 의, 근거 거) = 어떤 힘을 빌려 의지함. 어떤 사실에 근거함. 산이나 물에 의지하여 웅거함.
*빙자(憑藉 기댈 빙, 깔 자) = 남의 힘을 빌려 의지함. 말막음을 위하여 핑계로 내세움.
💡 도형 추리 문제에서 색 반전, 회전 외에 새로운 규칙을 알 수 있었다. 또, 도식 추리 문제의 경우 1회 풀이 때 배웠던 풀이법을 토대로 2회에서는 시간도 줄이고 정확하게 풀 수 있었다.
2. [반도체] Memory 반도체 : NAND Flash / RAM
1. Flash memory 예상 기출 문제
- NAND Flash memory의 구동 원리에 대해 설명하시오.
- 3D NAND에 대해 설명하시오.
NAND Flash memory의 구조는 위와 같습니다. 전자들이 tunneling 할 정도로 얇은 tunneling oxide 층과 그 위에 전자를 모아주는 역할을 하는 Floating gate 또는 Charge trap이 있습니다. Floating gate는 Metal을 사용하기 때문에 외부 자기장에 의해 charge가 손실될 수 있습니다. 따라서 SiN과 같은 부도체를 사용해 외부 자기장에 대해 안정성을 확보 할 수 있는 Charge trap으로 바뀌는 추세입니다.
NAND Flash memory에 wirte를 하기 위해서는 control gate에 전압을 인가합니다. 이로 인해 channel로 형성된 전자들이 tunneling oxide층을 뚫고 charge trap layer 또는 floating gate로 이동하고, gate bias를 제거하면 channel은 사라지지만 갇힌 전자들이 다시 tunneling 되기에 힘으 부족해 전자들이 갇히게 됩니다. 다시 gate bias에 (-) 전압을 강하게 인가하면 전자가 반대로 tunneling 되어 erase가 됩니다. Nand Flash memory를 read 하기 위해서는 각 MOSFET 소자의 Vth를 확인합니다. Vth가 증가했으면 전하들이 charge trap layer 또는 floating gate에 축적되어있음을 확인할 수 있습니다.
3D NAND는 NAND Flash Memory가 발전된 항목 중 하나입니다. NAND Flash Memory는 앞서 말했듯 자기장에 의한 손실을 막기 위해 Floating gate에서 Charge trap layer로 바뀌는 추세입니다. 또한, SLC에서 MLC, TLC, QLC로 발전해 직접도는 증가했지만 데이터 신호 폭이 줄면서 신뢰성이 줄고, 필요 전압 증가에 의해 oxide 층이 파괴되어 수명이 감소한다는 단점이 있습니다.
3D NAND는 수평 방향으로 만들던 것을 수직방향으로 만든 것으로 직접도가 증가함에 따라 가격 경쟁력이 향상된다는 장점이 있습니다. 그러나 공정이 복잡해지면서 수율이 줄 수 있고 비용이 증가 할 수 있다는 단점이 있기 때문에 복잡도 증가에 따른 비용 증가와 직접도 증가에 따른 비용 감소를 비교해 적절한 단수로 제작하게 됩니다.
2. RAM 예상 기출 문제
- DRAM 구조와 구동 방식에 대해 설명하시오.
- 차세데 RAM에 대해 설명하시오.
DRAM은 MOSFET과 capacitor가 연결된 구조입니다.
DRAM에 write하기 위해서는 WL에 전압을 가해 gate를 열고 1/2이 였던 BL 전압을 1로 증가시킵니다. S에서 D로 전류가 흐르게 되고 capcitor에 전하가 축적되어 Vc가 1로 증가합니다. 전하가 충분히 축적이 되면 WL를 닫고 BL을 다시 1/2로 낮추면 전류가 흐르지 않게 됩니다.
read를 위해서 마찬가지로 WL에 전압을 가해 gate를 엽니다. channel이 형성되면 Vc가 1이고, BL이 1/2이므로 D에서 S로 전류가 흐르게 됩니다. BL이 조금씩 증가하고 capcitor에 저장된 전하가 줄어들면서 Vc는 1에서 줄어듭니다. 이 때, sense amplifier(SA)가 BL전압이 증가하는 것을 읽어내 BL을 다시 1로 증가 시키고, 전류가 S에서 D로 흘러 Vc가 다시 1이 됩니다.
erase하기 위해 WL에 전압을 가해 gate를 열어 channel을 형성하고 BL을 GND 시키면 Vc가 0이 될 때까지 D에서 S로 전류가 흐르게 됩니다.
차세대 RAM은 그 구동원리에 따라 PcRAM, STT-MRAM, RRAM으로 나눌 수 있습니다.
먼저 PcRAM은 전류에 의한 열에너지로 상을 변화시켜 저항을 조절해 0, 1을 구현하는 방식입니다. amorphous할 때는 저항이 높아 0을, crystalline할 때는 저항이 낮아 1을 구현하는 원리로 발열이 있다는 단점이 있습니다. 실제 Intel의 Optane memoery가 PcRAM에 해당합니다.
STT-MRAM은 전류에 의해 변하는 자기장의 방향과 전자의 스핀 방향을 이용하는 방식입니다. 전자의 회전 방향과 자기장의 방향이 같으면 전하가 잘 통과하게 되는, 즉 저항이 낮은 상황이 됩니다. 반면 전류로 자기장의 방향에 변화를 주어 전자의 회전 방향과 달라지게 되면 전하가 통과하지 못하는, 즉 저항이 높은 상황이 됩니다.
RRAM은 부도체의 defect에 전류를 가해 저항 변화를 이용하는 방식입니다. ceramic과 같은 부도체에 electric filed를 가하면 defect들이 정렬하게 되고 defect들의 charge에 의해 전류가 흐르게 되는, 즉 저항이 낮아집니다.
✍️ 오늘은 메모리 중 NAND Flash와 DRAM의 구동원리에 대해 자세하게 배울 수 있었다. SA의 구동원리 부분이 약간 복잡했지만 DRAM의 구동원리(read)를 설명하기 위해 언급했을 때 꼭 설명할 수 있어야 하는 부분이라고 강조하셨기 때문에 다시 복습해야 할 것 같다. 이번 반도체 2주 완성 스터디를 통해 면접 기출로 나올 수 있는 주요 문제들에 대해 대비할 수 있었고, 독학으로는 명쾌하게 이해하지 못 했던 부분들을 동민쌤의 강의 덕분에 쉽게 이해할 수 있었던 것 같다.
해당 게시글의 저작권은 작성자와 해커스잡 사이트에 있으며, 해커스잡에서 제작하는 자료 등에 활용 될 수 있습니다. 무단 도용 및 퍼가기를 금지합니다.
